Problème de cohérence de cache mémoire
Deux UC A et B disposent d'un cache;
Tant que A et B effectuent des références en lecture, ce sont les caches qui renvoient la donnée.
Si A (par exemple) modifie la donnée:
- c'est sa copie dans son cache qui sera modifiée.
- La donnée en mémoire et la copie dans le cache de l'autre processeur ne sont plus cohérentes avec la copie modifiée.